《数字电路实训心得体会_数字电路实习总结报告（实用三篇）》
数字电路实训心得体会_数字电路实习总结报告 篇1
这次实验是本学期第一次数电实验，本以为电路图，原理功能都已经给了，只要按步骤来就会很容易的焊出要求的电路板，于是买好了器件，画好了原理图，就开始一个人开工了，但由于没有焊电路板和布线的丰富经验，训练也不足，虽然自己一个人很受打击的焊完第一块，但是最后什么结果都没有，查了一遍电路，也许是因为自己弄的原因也找不出毛病在哪，真的是非常痛苦非常折磨啊，于是干脆心一狠，这次和同组的毛同学一起焊，吸取了上次的教训，不能再闭门造车，这次要取百家之长，于是我先去实验室看了一下已经弄好的同学的电路板，看他们的布线和版面布局，然后又问了老师很多在第一块失败的电路板出现的问题。经过老师解答我知道了一般布线是在电路板正面只有布不下的时候才会在背面布线，而我上次就全在背面布线，到时整个电路线路十分混乱也不易于检查，于是这个决定在正面布线，然后我们俩画好了实物链路连接图，一切就绪，就差开始动工了！
由于第一次的失败，很受打击所以这次电线的连接和焊接就交给了比我细心的毛同学来完成，我则负责对电路的时时检查和改进意见，最后经过两天的紧张焊接（加起来5，6个小时）终于完成了，但这次发现开关应有的作用没有起到，于是我们开始检测，发现跳过开关环节可以出现结果，于是确定毛病出现在开关上，我们用万用表检查了开关功能，果然是引脚电路有问题，于是我们进行了开关的功能测试，最后将16个开关全部拆下来，又按招正确的单刀双置介入电路板，终于这个问题解决了！
这是又测试发现10，11数码没有实现加6功能，经过逻辑分析发现问题出在芯片74LS00上于是我们对电线连接做了全面检查，没有问题，我怀疑是芯片问题，于是拆下芯片一看，果然在将芯片插入底座是有一个芯片管脚悬空导致一直是高电平输出，于是重新插入，终于第一块板子大功造成！
真是心情愉悦啊。
数字电路实训心得体会_数字电路实习总结报告 篇2
电路实训，作为一门实实在在的实训学科，是电路知识的基础和依据。它可以帮助我们进一步理解巩固电路学的知识，激发我们对电路的学习兴趣。在大二上学期将要结束之际，我们进行了一系列的电路实训，从简单基尔霍夫定律的验证到示波器的使用，再到一阶电路-----，一共五个实训，通过这五个实训，我对电路实训有了更深刻的了解，体会到了电路的神奇与奥妙。不过说实话在做这次试验之前，我以为不会难做,就像以前做的实训一样，操作应该不会很难，做完实训之后两下子就将实训报告写完，直到做完这次电路实训时，我才知道其实并不容易做。它真的不像我想象中的那么简单，天真的以为自己把平时的理论课学好就可以很顺利的完成实训，事实证明我错了，当我走上试验台，我意识到要想以优秀的成绩完成此次所有的实训，难度很大，但我知道这个难度是与学到的知识成正比的，因此我想说，虽然我在实训的过程中遇到了不少困难，但最后的成绩还是不错的，因为我毕竟在这次实训中学到了许多在课堂上学不到的东西，终究使我在这次实训中受益匪浅。
下面我想谈谈我在所做的实训中的心得体会：
在基尔霍夫定律和叠加定理的验证实训中，进一步学习了基尔霍夫定律和叠加定理的应用，根据所画原理图，连接好实际电路，测量出实训数据，经计算实训结果均在误差范围内，说明该实训做的成功。我认为这两个实训的实训原理还是比较简单的，但实际操作起来并不是很简单，至少我觉得那些行行色色的导线就足以把你绕花眼，所以我想说这个实训不仅仅是对你所学知识掌握情况的考察，更是对你的耐心和眼力的一种考验。
在戴维南定理的验证实训中，了解到对于任何一个线性有源网络，总可以用一个电压源与一个电阻的串联来等效代替此电压源的电动势Us等于这个有源二端网络的开路电压Uoc
，其等效内阻Ro等于该网络中所有独立源均置零时的等效电阻。这就是戴维南定理的具体说明，我认为其实质也就是在阐述一个等效的概念，我想无论你是学习理论知识还是进行实际操作，只要抓住这个中心，我想可能你所遇到的续都问题就可以迎刃而解。不过在做这个实训，我想我们应该注意一下万用表的使用，尽管它的操作很简单，但如果你马虎大意也是完全有可能出错的，是你整个的实训前功尽弃!
在接下来的常用电子仪器使用实训中，我们选择了对示波器的使用，我们通过了解示波器的原理，初步学会了示波器的使用方法。在试验中我们观察到了在不同频率、不同振幅下的各种波形，并且通过毫伏表得出了在不同情况下毫伏表的读数。
总的来说，通过此次电路实训，我的收获真的是蛮大的，不只是学会了一些一起的使用，如毫伏表，示波器等等，更重要的是在此次实训过程中，更好的培养了我们的具体实训的能力。又因为在在实训过程中有许多实训现象，需要我们仔细的观察，并且分析现象的原因。特别有时当实训现象与我们预计的结果不相符时，就更加的需要我们仔细的思考和分析了，并且进行适当的调节。因此电路实训可以培养我们的观察能力、动手操做能力和独立思考能力。
数字电路实训心得体会_数字电路实习总结报告 篇3
数字电路又可称为逻辑电路，通过与(&)，或(>=1)，非(o)，异或(=1)，同或(=)等门电路来实现逻辑。
逻辑电路又可分为组合逻辑电路和时序逻辑电路。组合逻辑电路是指在某一时刻的输出状态仅仅取决于在该时刻的输入状态，而与电路过去的状态无关。
TTL和CMOS电路：TTL是晶体管输入晶体管输出逻辑的缩写，它用的电源为5V。CMOS电路是由PMOS管和NMOS管(源极一般接地)组合而成，电源电压范围较广，从1.2V-18V都可以。
CMOS的推挽输出：输出高电平时N管截止，P管导通;输出低电平时N管导通，P管截止。输出电阻小，因此驱动能力强。
CMOS门的漏极开路式：去掉P管，输出端可以直接接在一起实现线与功能。如果用CMOS管直接接在一起，那么当一个输出高电平，一个输出低电平时，P管和N管同时导通，电流很大，可能烧毁管子。单一的管子导通，只是沟道的导通，电流小，如果两个管子都导通，则形成电流回路，电流大。
输入输出高阻：在P1和N1管的漏极再加一个P2管和N2管，，当要配置成高阻时，使得P2和N2管都不导通，从而实现高阻状态。
静态电流：输入无状态反转(高低电平变换)情况下的电流。
动态电流：电路在逻辑状态切换过程中产生的功耗，包括瞬间导通功耗和负载电容充放电功耗两部分。门电路的上升边沿和下降边沿是不可避免的，因此在输入电压由高到低或由低变高的过程中到达Vt附近时，两管同时导通产生尖峰电流。该损耗取决于输入波形的好坏(CMOS工艺)，电源电压的大小和输入信号的重复频率。电路的负载电容的充放电也是很大的一部分。
ESD保护：Electro-Staticdischarge, 静电放电。
输入输出缓冲器：是缓冲器，不是缓存器，就是一个CMOS门电路。输入缓冲器的作用主要是1，TTL/CMOS电平转换接口;2，过滤外部输入信号噪声。输出缓冲器的作用是增加驱动能力。
配成输入模式不一定比输出模式更省电：输入模式时输入缓冲器会打开，而输出模式时输出缓冲器会打开。
TESEO上GPIO数据寄存器读写的注意点：
配置成普通GPIO时，如果配置成输出口，那么写数据寄存器会直接输出该电平，读数据寄存器实际就是读锁存器中最后一次被写入的值。如果被配置成输入口，并且上下拉使能的话，那么写数据寄存器就是配置上下拉电阻，而读数据寄存器就是读输入引脚的缓冲器，返回的是该引脚的当前电平状况。有些平台会有专门的状态寄存器，无论当前引脚被配置成输入还是输出，读该专门的状态寄存器都返回该引脚的当前电平状况。
引脚的BOOT state是指在上电重启或硬重启时引脚的状态，reset release之后的状态为reset state，reset state和state有可能不一样。TESEO的UART0_TX为boot1，该引脚的信号在上电重启或硬重启时会被锁存，以备reset release时给default register map用。
IO的电源电压配置：IO引脚归属于不同IOring，不同的IO ring可以被输入不同的电压。CPU在判决IO的逻辑电平时会和IO ring的电平(乘以高低电平的系数)作比较。
数字电路中的摆幅：输入摆幅和输出摆幅。输入摆幅指的是最低输入高电平和最高输入低电平的差值，输出摆幅指的是最低输出高电平和最高输出低电平之间的差值，TTL的摆幅偏小。
在时序逻辑电路里，如果输入的时钟停止，那么整个电路的功耗很低，原因是时序逻辑电路里的很多小单元的输出是由时钟驱动的，时钟停止，基本就是高阻态。如果将整个模块的电断了，那么就会更加省电。
猜你感兴趣：
串口通信电路，如果将其关掉，一般RX线上会是低电平，如果检测到高电平，就会产生中断，这个时候就可以重启开启串口，但是第一个字节由于不在串口寄存器里面，因此，数据会丢失。